Entity: oh_reg1

Diagram

N SYN TYPE nreset clk en [N-1:0] in [N-1:0] out

Description

#############################################################################

Function: Rising Edge Sampled Register

#############################################################################

Author: Andreas Olofsson

License: MIT (see LICENSE file in OH! repository)

#############################################################################

Generics

Generic name Type Value Description
N 1 vector width
SYN "TRUE" synthesizable (or not)
TYPE "DEFAULT" scell type/size

Ports

Port name Direction Type Description
nreset input async active low reset
clk input clk
en input write enable
in input [N-1:0] input data
out output [N-1:0] output data (stable/latched when clk=1)